项目

以硬件设计的严谨逻辑,驱动全栈工程的落地。

SM4 密码加速器

已完成

32 级全流水线国密 SM4 硬件加速器,Cyclone V 上从 50MHz 优化到 94.19MHz / 12.1 Gbps。LFSR 掩码 + 复合域 GF((2⁴)²) S-box 抗侧信道攻击,雪崩效应 50.1%,12 项验证全 PASS。

verilog fpga crypto side-channel timing

EDA 逻辑综合引擎

进行中

面向 ICCAD 2026 CADC 竞赛,从零手写的 DAG 感知综合引擎。支持 Verilog 门级网表解析、AIG 局部重写(4-cut 枚举 + NPN 匹配)、位并行等价验证。40 个基准测试平均面积缩减 13.8%,峰值 44.6%。

python eda aig bit-parallel llm-agent

本地 ASR 引擎部署与系统优化

进行中

基于 Rust MLX + Python 异构架构的离线语音识别系统。纯 Rust Metal GPU 推理引擎,30 秒动态张量分块实现恒定 883MB 内存,动态填充消除 90% 计算浪费。76ms TTFT,200 QPS。

rust python mlx asr concurrency