关于

专注于 EDA 工具链开发、密码学硬件加速与 RISC-V 架构的工程师。

我与我的工作

我是一名微电子工程方向的开发者,致力于弥合底层硬件设计与现代软件系统之间的鸿沟。我的专业领域涵盖 EDA 综合引擎开发、密码学硬件加速以及 RISC-V 系统级验证。我相信,最优秀的工程方案往往建立在对系统全局的深刻理解之上——既能深入底层处理晶体管级的时序约束,也能在顶层构建高效、安全的自动化流水线。这里是我的数字花园,用于记录我的工程实践与技术思考。

工程侧重点

  • 硬件与系统安全 关注侧信道攻击防御、LFSR 动态掩码设计以及零信任架构在实际系统中的落地。
  • 性能优化 从芯片 RTL 设计的时序收敛,到 Web 应用的首屏渲染(FCP)优化,始终探索性能的边界。
  • 自动化 致力于通过引入 LLM Agent 与跨系统脚本,优化 EDA 验证流水线,消除冗余劳动。
  • 开源 秉持 Build in Public 的理念,公开构建过程,通过技术输出反哺开源社区。

技术栈

Hardware & HDL

Verilog HDL, SystemVerilog, RISC-V Assembly, FSM Logic

EDA & Verification

Synopsys VCS/Verdi, Xilinx Vivado, Intel Quartus

DevOps 与系统

Linux (CentOS/Ubuntu), QEMU, Docker, Bash, GCC/GDB

Software & Full-Stack

Python, C/C++, TypeScript, React, Astro